INMYS WIKI

Инженерами для инженеров

Инструменты пользователя

Инструменты сайта


boards:nms-sm-rk3568:v3_ru:start

Различия

Показаны различия между двумя версиями страницы.

Ссылка на это сравнение

Предыдущая версия справа и слеваПредыдущая версия
Следующая версия
Предыдущая версия
boards:nms-sm-rk3568:v3_ru:start [2024/05/28 04:20] – [Таблица] Чистякова Юлияboards:nms-sm-rk3568:v3_ru:start [2025/03/18 14:25] (текущий) Чистякова Юлия
Строка 1: Строка 1:
-{{indexmenu_n>120}}+{{indexmenu_n>130}}
  
 ====== NMS-SM-RK3568 v3 ds-ru ====== ====== NMS-SM-RK3568 v3 ds-ru ======
Строка 217: Строка 217:
 <WRAP nopagebreak 1200px> <WRAP nopagebreak 1200px>
 <table table_i2c3_adress > <table table_i2c3_adress >
-<caption> Сопоставление адресов I2C5  </caption>+<caption> Сопоставление адресов I2C3  </caption>
 {{tablelayout?colwidth="386px,273px,233px,288px"}} {{tablelayout?colwidth="386px,273px,233px,288px"}}
 ^ Устройство       ^ Адрес       ^ ^ Устройство       ^ Адрес       ^
Строка 553: Строка 553:
 |  S131      |  LVDS0_2+ / eDP0_TX2+ / DSI0_D2+    |  MIPI_DSI_TX0_LVDS_TX0.2._P  |  AH14     | MIPI_DSI_TX0_D2P \\ LVDS_TX0_D2P                                                                      DSI0        |  O D-PHY              |                                      Primary DSI Panel Differential Pair Data Lines                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    Runtime        |  90 Ohm Llayout                                                                                                                          | |  S131      |  LVDS0_2+ / eDP0_TX2+ / DSI0_D2+    |  MIPI_DSI_TX0_LVDS_TX0.2._P  |  AH14     | MIPI_DSI_TX0_D2P \\ LVDS_TX0_D2P                                                                      DSI0        |  O D-PHY              |                                      Primary DSI Panel Differential Pair Data Lines                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    Runtime        |  90 Ohm Llayout                                                                                                                          |
 |  S132      |  LVDS0_2- / eDP0_TX2- / DSI0_D2-    |  MIPI_DSI_TX0_LVDS_TX0.2._N  |  AG14     | MIPI_DSI_TX0_D2N \\ LVDS_TX0_D2N                                                                      DSI0        |  O D-PHY              |                                      Primary DSI Panel Differential Pair Data Lines                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    Runtime        |  90 Ohm Llayout                                                                                                                          | |  S132      |  LVDS0_2- / eDP0_TX2- / DSI0_D2-    |  MIPI_DSI_TX0_LVDS_TX0.2._N  |  AG14     | MIPI_DSI_TX0_D2N \\ LVDS_TX0_D2N                                                                      DSI0        |  O D-PHY              |                                      Primary DSI Panel Differential Pair Data Lines                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    Runtime        |  90 Ohm Llayout                                                                                                                          |
-|  S133      |  LCD0_VDD_EN                        |  LCD0_VDD_EN                 |  AH25     | GPIO0_C7_d \\ HDMITX_CEC_M1 \\ PWM0_M1 \\ UART0_CTSn                                                  DSI0        |  O CMOS                1V8          |                        Primary Panel Power Enable                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        Runtime        |                                                                                                                                          |+|  S133      |  LCD0_VDD_EN                        |  LCD0_VDD_EN                 |  AD25     | GPIO0_C7_d \\ HDMITX_CEC_M1 \\ PWM0_M1 \\ UART0_CTSn                                                  DSI0        |  O CMOS                1V8          |                        Primary Panel Power Enable                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        Runtime        |  D1.AH25 (V2)                                                                                                                            |
 |  S134      |  LVDS0_CK+ / eDP0_AUX+ / DSI0_CLK+  |  MIPI_DSI_TX0_LVDS_TX0.4._P  |  AH15     | MIPI_DSI_TX0_CLKP \\ LVDS_TX0_CLKP                                                                    DSI0        |  O D-PHY              |                                      Primary DSI Panel Differential Pair Clock Lines                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  |  Runtime        |                                                                                                                                          | |  S134      |  LVDS0_CK+ / eDP0_AUX+ / DSI0_CLK+  |  MIPI_DSI_TX0_LVDS_TX0.4._P  |  AH15     | MIPI_DSI_TX0_CLKP \\ LVDS_TX0_CLKP                                                                    DSI0        |  O D-PHY              |                                      Primary DSI Panel Differential Pair Clock Lines                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  |  Runtime        |                                                                                                                                          |
 |  S135      |  LVDS0_CK- / eDP0_AUX- / DSI0_CLK-  |  MIPI_DSI_TX0_LVDS_TX0.4._N  |  AG15     | MIPI_DSI_TX0_CLKN \\ LVDS_TX0_CLKN                                                                    DSI0        |  O D-PHY              |                                      Primary DSI Panel Differential Pair Clock Lines                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  |  Runtime        |                                                                                                                                          | |  S135      |  LVDS0_CK- / eDP0_AUX- / DSI0_CLK-  |  MIPI_DSI_TX0_LVDS_TX0.4._N  |  AG15     | MIPI_DSI_TX0_CLKN \\ LVDS_TX0_CLKN                                                                    DSI0        |  O D-PHY              |                                      Primary DSI Panel Differential Pair Clock Lines                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  |  Runtime        |                                                                                                                                          |
Строка 586: Строка 586:
  
 ==== Выведены дополнительные GPIO цепи с процесора ==== ==== Выведены дополнительные GPIO цепи с процесора ====
- +{{tablelayout?rowsHeaderSource=Auto&colwidth=""}} 
-^ pin D1   ^ pinname       ^ netname old        ^ netname new ^   +^ pin D1  ^ pinname     ^ netname old      ^ netname new  X1 pin  ^ 
-| AB23 | GPIO0_D4_d | GPIO0_D4 | GPIO.4 | +| AB23    | GPIO0_D4_d  | GPIO0_D4         | GPIO.4       | P112    
-| AD25 | GPIO0_D5_d | GPIO0_D5 | LCD0_VDD_EN | +| AD25    | GPIO0_D5_d  | GPIO0_D5         | LCD0_VDD_EN  | S133    
-| AH25 | GPIO0_C7_d | LCD0_VDD_EN | GPIO.5 | +| AH25    | GPIO0_C7_d  | LCD0_VDD_EN      | GPIO.5       | P113    
-| G23 | GPIO2_C1_d | GPIO2_C1 | GPIO.6 | +| G23     | GPIO2_C1_d  | GPIO2_C1         | GPIO.6       | P114    
-| D20 | GPIO1_B0_d | PDM_SDI3_M0_ADC | GPIO.7 | +| D20     | GPIO1_B0_d  | PDM_SDI3_M0_ADC  | GPIO.7       | P115    
-| U2 | GPIO4_C1_d | GPIO4_C1_d | GPIO.8 | +| U2      | GPIO4_C1_d  | GPIO4_C1_d       | GPIO.8       | P116    
-| AB5 | GPIO3_D0_d | nc | GPIO.9 | +| AB5     | GPIO3_D0_d  | nc               | GPIO.9       | P117    
-| A21 | GPIO1_B2_d | PDM_SDI1_M0_ADC | GPIO12 | +| A21     | GPIO1_B2_d  | PDM_SDI1_M0_ADC  | GPIO12       | S142    
-| E20 | GPIO1_B1_d | PDM_SDI2_M0_ADC | GPIO13 |+| E20     | GPIO1_B1_d  | PDM_SDI2_M0_ADC  | GPIO13       | S123    |
  
  
Строка 615: Строка 615:
    
 ==== Замена D13 на BD9A400MUV_ ==== ==== Замена D13 на BD9A400MUV_ ====
 +
 +
 +
 +====== Ordering information ======
 +
 +{{:boards:nms-sm-rk3568:v3_ru:nms-sm-rk3568-ordering_v3_4.png?600|}}
 +
 +| NMS-SM-RK3568-2-64AI3  | 2 GBytes LPDDR4 RAM, 64 GBytes eMMC ROM, 2 Gigabit Ethernet (GBE0, GBE1), 2 EEPROM, Industrial |
 +| NMS-SM-RK3568-2-64AIN3 | 2 GBytes LPDDR4 RAM, 64 GBytes eMMC ROM, 2 Gigabit Ethernet (GBE0, GBE1), no EEPROM, Industrial |
 +
 +
boards/nms-sm-rk3568/v3_ru/start.1716870011.txt.gz · Последнее изменение: 2024/05/28 04:20 — Чистякова Юлия